智能變電站動態(tài)重構技術研究

2018-06-08 16:18:00 大云網(wǎng)　點擊量：評論 (0)

變電站形態(tài)由傳統(tǒng)變電站發(fā)展為智能變電站后，變電站的運行維護手段沒有得到有效提升。設備出現(xiàn)異常后，仍須檢修人員攜帶備品備件迅速趕往

　　2.2.1CPU板

　　CPU板包括CPU主板和CPU的FPGA板

　　1）CPU板主板

　　CPU插件的主CPU采用MPC8377E。MPC8377E處理器采用e300core，主頻可達667MHz；帶MMU，DDR2內存最高400MHz；32位LocalBus，最高133MHz，支持NandFlash啟動；32位PCI總線，最高66MHz；2個PCI-E接口；2個SATA接口；2個10/100/1000Mbit的以太網(wǎng)接口；1個USB2.0接口；2個UART；2個I2C；1個SPI。如圖4所示。

　　圖4CPU板插件硬件框架

　　CPU板主變的主要資源如圖5所示。

　　圖5MPC8377模塊框圖

　 2）CPU板的FPGA板

　　CPU板的FPGA實現(xiàn)的功能比較復雜，為數(shù)據(jù)處理的核心部分。

　　FPGA同時接收左向和右向網(wǎng)絡板FPGA的數(shù)據(jù)，并按照相應的順序填寫到SDRAM中，并使能中斷信號，提示CPU可以接收網(wǎng)絡數(shù)據(jù)。

　　由于SDRAM不能同時讀寫。當CPU響應FPGA中斷接收數(shù)據(jù)時，將會同時占用FPGA和一片SDRAM的LocalBus，如果此時網(wǎng)絡板FPGA有數(shù)據(jù)包傳遞進來的話，就只能緩沖到第二塊SDRAM。然后發(fā)起中斷，提示數(shù)據(jù)到來，CPU將會讀取第二塊SDRAM，以此類推，由兩塊SDRAM實現(xiàn)了雙口RAM的功能。

　　由于CPU與FPGA之間只有一個LocalBus接口，當CPU與SDRAM進行數(shù)據(jù)通信時，LocalBus會被占用，此時CPU無法訪問FPGA，最好增加一個SPI接口，CPU可以通過SPI接口適時訪問FPGA。

　　2.2.2網(wǎng)絡接口板

　　每個網(wǎng)絡接口板配置8個網(wǎng)絡接口。每個以太網(wǎng)口均有l(wèi)ink及act指示燈，用于表征各網(wǎng)絡接口及接口板的工作狀態(tài)。通過更換元器件可實現(xiàn)網(wǎng)絡的電接口或光接口。網(wǎng)絡接口板通過FPGA實現(xiàn)以太網(wǎng)口驅動、網(wǎng)絡接口板與CPU板的通信。網(wǎng)絡接口板與背板聯(lián)絡，為光纖接口和CPU通信傳遞信息。網(wǎng)絡接口板與CPU板之間采用光纖通信。

　　網(wǎng)絡接口網(wǎng)絡板硬件框圖如圖6所示，主要由以下三部分組成：（1）FPGA模塊，主要實現(xiàn)FPGA封包解包邏輯、8個10/100MMACs、LVDS高速總線控制器以及SDRAM存儲器控制器。（2）SDRAM模塊，主要實現(xiàn)網(wǎng)絡數(shù)據(jù)幀的存儲、轉發(fā)。（3）PHYs模塊，包括8個10/100M以太網(wǎng)PHY芯片。PHY芯片建議選RTL8208B，該芯片為8路10/100Base-T/TX和100Base-FXPHY，也可以選擇RTC8201或IP101A等芯片。板采用子母板設計方式。

　　圖6網(wǎng)絡板FPGA功能模塊

　　2.3FPGA功能設計

　　2.3.1系統(tǒng)邏輯

　　FPGA設計包括CPU板FPGA設計和網(wǎng)絡板FPGA設計兩部分。網(wǎng)絡板的FPGA主要實現(xiàn)擴展網(wǎng)絡功能和網(wǎng)絡數(shù)據(jù)的解碼功能；CPU板的FPGA主要實現(xiàn)CPU與FPGA之間的數(shù)據(jù)通信以及與網(wǎng)絡板FPGA的交互數(shù)據(jù)的功能。功能如圖7所示。

　　圖7FPGA系統(tǒng)連接圖

　　2.3.2FPGA邏輯功能

　　其主要功能是完成8個以太網(wǎng)MAC與串行的高速LVDS總線之間的通信。可以實現(xiàn)8個10/100MMAC與8個PHY芯片進行數(shù)據(jù)交互。為每一個MAC設計兩個幀的緩沖區(qū)，每個緩沖區(qū)大小為2048字節(jié)；同時可以實現(xiàn)LVDS本方案考慮使用LVDS接口實現(xiàn)FPGA之間的互聯(lián)。FPGA收到網(wǎng)絡數(shù)據(jù)包之后，通過8b/10b編碼轉換成（至少）1Gbps的網(wǎng)絡數(shù)據(jù)流，將其傳輸?shù)紺PU板的FPGA。

　　但由于封包解包邏輯8個以太網(wǎng)MAC的數(shù)據(jù)是并行的，而LVDS總線是串行的，所以還要考慮：LVDS選擇性的從8個MAC讀取數(shù)據(jù)傳輸。其選擇MAC的順序是1至8，而后繞回到1；其選擇依據(jù)是當前MAC的緩沖區(qū)是否有合法的數(shù)據(jù)幀，如果有則發(fā)送，沒有則直接跳過。LVDS傳輸?shù)膸袷饺鐖D8所示。

　　圖8LVDS幀格式

　　結論

　　本文根據(jù)智能變電站二次功能實現(xiàn)的工程設計，研究了智能變電站二次系統(tǒng)動態(tài)重構，提出了動態(tài)重構功能的硬件及軟件解決方案。在研究過程中，以智能變電站二次功能實現(xiàn)的各個環(huán)節(jié)為基礎，研究了智能變電站基于信息共享的二次設備功能軟件構造技術及功能軟件組件實現(xiàn)技術。

　　重構技術在智能變電站運行及維護工作中的自愈、自適應、自恢復等方面具有一定優(yōu)勢，為智能變電站二次系統(tǒng)提供了新的手段，增加了二次系統(tǒng)運行的靈活性，有利于推動變電站智能化進程。